奇偶校驗

基于代碼中所有位的總和執行奇數或偶數檢查。 “和”的特征。操作:偶數為1,其總和為0;奇數為1,其總和始終為1.該圖顯示了具有奇校驗檢查器的數據傳輸系統。它使用兩個74LS280:在發送端:一個74LS280用于產生監控位Fod信號,I8 = 1,而Fod表示8位數據的數量1是偶數:Fod =(I0I1I2I3I4I5I6I7)I8因此,該值Fod是這樣的,在接收端奇數個9位代碼組(8位數據加Fod)為1:9位代碼組用作第二個74LS280輸入,Fev用于表示正確性( 9位代碼組保持奇數.1)Fev = Fod =(I0I1I2I3I4I5I6I7)I8如果Fev = 0,則通過各種門電路的組合發送正確的組合邏輯電路。無論電路的過去輸入狀態如何,該電路的輸出僅與當前輸入狀態有關。組合邏輯分析是根據給定的邏輯電路圖找出輸出函數和輸入變量之間的邏輯關系。通常的方法是寫出整個電路的輸出函數邏輯表達式,或者從邏輯表達式中進一步找到函數值,并列出真值表。組合邏輯設計是根據邏輯功能的要求獲得最佳邏輯電路來實現該功能。工程最優邏輯設計通常不能用一個或幾個簡單的指標來描述,但應考慮應用的特殊要求。隨著大規模集成電路和可編程邏輯器件的出現以及成本的降低,追求最小數量的門將不再是最優設計指標,而是減少集成塊的數量。常用的標準組合邏輯組件是數據選擇器,數據分配器,解碼器,編碼器,數字比較器,加法器,奇偶校驗器等。它們不僅是計算機中的基本邏輯功能組件,而且還經常用于其他數字系統。在高密度可編程邏輯器件出現之后,它們成為軟件工具庫中用于調用的標準組件,因此它們必須掌握其邏輯結構和功能。